It will be shipped from our warehouse between Tuesday, July 16 and Wednesday, July 17.
You will receive it anywhere in United States between 1 and 3 business days after shipment.
Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni (in Italian)
Arrabotu, Chandra Shaker ; Rajani, M. ; Ravi Chandan, D.
Synopsis "Implementazione Di Un'architettura Core RISC a 32 Bit Ad Alte Prestazioni (in Italian)"
Questo libro tratta della progettazione di un processore RISC utilizzando l'architettura pipelined. Il pipelining a 5 stadi viene utilizzato per migliorare la velocità delle operazioni. Le 5 fasi sono Fetch, Decode, Execute, Memory e Write Back. Il processo di progettazione comprende varie tecniche a basso consumo a livello architettonico, che dimostrano come questi metodi siano più efficienti delle tecniche di riduzione del consumo di back-end. I processori embedded a basso consumo sono utilizzati in un'ampia gamma di applicazioni, tra cui automobili, telefoni, fotocamere digitali, stampanti e altri dispositivi simili. Il motivo del loro ampio utilizzo è che sono di dimensioni ridotte, quindi non occupano molta area dello stampo e sono economici da fabbricare. Il basso consumo energetico aiuta a ridurre la dissipazione di calore, ad allungare la durata della batteria e ad aumentare l'affidabilità del dispositivo.